

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年12月 6日

出 願 番 号 Application Number:

特願2002-355345

[ST. 10/C]:

[JP2002-355345]

出 願 人
Applicant(s):

セイコーエプソン株式会社



2003年10月14日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

J0094553

【提出日】

平成14年12月 6日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/02

H01L 27/00

H01L 27/14

【発明の名称】

波長多重チップ間光インターコネクション回路、電気光

学装置および電子機器

【請求項の数】

15

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

近藤 貴幸

【特許出願人】

【識別番号】

000002369

【氏名又は名称】

セイコーエプソン株式会社

【代理人】

【識別番号】

100089037

【弁理士】

【氏名又は名称】

渡邊 隆

【代理人】

【識別番号】

100064908

【弁理士】

【氏名又は名称】

志賀 正武

【選任した代理人】

【識別番号】

100110364

【弁理士】

【氏名又は名称】 実広 信哉

【手数料の表示】

【予納台帳番号】 008707

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9910485

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 波長多重チップ間光インターコネクション回路、電気光学装置 および電子機器

【特許請求の範囲】

【請求項1】 基板上に設けられたものであって、波長選択性を持った発光機能又は受光機能を備える微小タイル状素子を有することを特徴とする波長多重チップ間光インターコネクション回路。

【請求項2】 前記波長多重チップ間光インターコネクション回路は、前記 基板上に設けられたものであって前記微小タイル状素子と光学的に接続されている光導波路を有することを特徴とする請求項1記載の波長多重チップ間光インターコネクション回路。

【請求項3】 前記光導波路は、樹脂を有してなるとともに、分岐路を備えることを特徴とする請求項2記載の波長多重チップ間光インターコネクション回路。

【請求項4】 前記光導波路は、前記基板上に複数本設けられていることを 特徴とする請求項2又は3記載の波長多重チップ間光インターコネクション回路 。

【請求項5】 1本の前記光導波路に、発光機能を備えた複数の前記微小タイル状素子が光学的に接続されており、

該発光機能を備えた複数の微小タイル状素子は、発光波長が異なることを特徴とする請求項2乃至4のいずれか一項に記載の波長多重チップ間光インターコネクション回路。

【請求項6】 前記発光機能を備えた複数の微小タイル状素子は、同時に1本の前記光導波路に複数の発光波長の光パルス信号を入射させることを特徴とする請求項5記載の波長多重チップ間光インターコネクション回路。

【請求項7】 1本の前記光導波路に、受光機能を備えた複数の前記微小タイル状素子が光学的に接続されており、

該受光機能を備えた複数の微小タイル状素子は、受光波長が異なることを特徴とする請求項2万至6のいずれか一項に記載の波長多重チップ間光インターコネ

クション回路。

【請求項8】 前記基板上には、集積回路チップが実装されており、

該集積回路チップと前記微小タイル状素子は、該基板上の配線により電気的に接続されていることを特徴とする請求項1乃至7のいずれか一項に記載の波長多重チップ間光インターコネクション回路。

【請求項9】 前記集積回路チップは、前記基板上にフリップチップ実装されていることを特徴とする請求項8記載の波長多重チップ間光インターコネクション回路。

【請求項10】 前記基板は、フラットパネルディスプレイの構成要素となるものであり、

前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、

前記光導波路は、前記タイミングコントロール集積回路と前記ドライバ集積回路とを結ぶように設けられていることを特徴とする請求項8又は9記載の波長多重チップ間光インターコネクション回路。

【請求項11】 前記ドライバ集積回路は、前記基板上に複数実装されており、

前記光導波路は、該複数のドライバ集積回路毎に分岐路を備えることを特徴と する請求項10記載の波長多重チップ間光インターコネクション回路。

【請求項12】 前記タイミングコントロール集積回路は、発光機能を有する複数の前記微小タイル状素子を備え、

前記発光機能を有する複数の微小タイル状素子は、異なる波長の光を放射し、 共通の前記光導波路に光学的に接続されていることを特徴とする請求項10又は 11記載の波長多重チップ間光インターコネクション回路。

【請求項13】 前記複数のドライバ集積回路は、受光波長が異なる前記微小タイル状素子をそれぞれ備えていることを特徴とする請求項11又は12記載の波長多重チップ間光インターコネクション回路。

【請求項14】 請求項1乃至13のいずれか一項に記載の波長多重チップ 間光インターコネクション回路を備えたことを特徴とする電気光学装置。 【請求項15】 請求項1乃至13のいずれか一項に記載の波長多重チップ 間光インターコネクション回路を備えたことを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、波長多重チップ間光インターコネクション回路、電気光学装置および電子機器に関する。

[0002]

【従来の技術】

近年、平面ディスプレイ装置として、エレクトロルミネッセンスパネル(ELP)、プラズマディスプレイパネル(PDP)、液晶表示装置(LCD)などが用いられている。これらの平面ディスプレイ装置は、大型化、大容量表示化に伴う信号の遅延などを解消するために、光を信号伝達に用いる技術が検討されている(例えば、特許文献 1 参照)。

[0003]

【特許文献1】

特開平5-100246号公報

[0004]

また、コンピュータは、集積回路の内部構造の微細化により、CPU内部の動作速度(動作クロック)が年々向上している。しかし、CPUと記憶装置などの周辺装置を繋ぐバスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。

[0005]

そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。

[0006]

【発明が解決しようとする課題】

しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び 受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間 がかかるとともに、光伝送手段の小型化が困難になるという問題がある。

[0007]

これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、平面ディスプレイ装置又はコンピュータに適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。

[0008]

本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができる波長多重チップ間光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。

[0009]

【課題を解決するための手段】

上記した目的を達成するために本発明の波長多重チップ間光インターコネクション回路は、基板上に設けられたものであって、波長選択性を持った発光機能又は受光機能を備える微小タイル状素子を有することを特徴とする。

本発明によれば、波長選択性を持つ微小タイル状素子により、所望波長の光信号を送受信することができる。そこで、本発明によれば、例えば複数の微小タイル状素子を用いて、異なる波長の複数の光信号を同時に送受信することができ、1つの光通信路で波長多重伝送をすることができる。

また、本発明によれば、微小タイル状素子を非常に小さな形状(例えば、数百 μ m四方以下の面積と数十μ m以下の厚さをもつもの)にすることができ、非常 にコンパクトであり、集積回路チップ間のデータ伝送手段などとして用いることができ、簡便に製造することができる波長多重伝送手段を提供することができる

0

[0010]

また、本発明の波長多重チップ間光インターコネクション回路は、前記基板上 に設けられたものであって前記微小タイル状素子と光学的に接続されている光導 波路を有することが好ましい。

本発明によれば、例えば基板上の所望位置に接着剤などを用いて貼り付けた微小タイル状素子の上部を通るように透明樹脂などからなる光導波路を設けることで、微小タイル状素子から放射される光又は微小タイル状素子に入射する光をその光導波路において伝播させることができる。そこで、本発明によれば、簡便にコンパクトな波長多重伝送手段を提供することができる。

$[0\ 0\ 1\ 1]$

また、本発明の波長多重チップ間光インターコネクション回路は、前記光導波路が樹脂を有してなるとともに分岐路を備えることが好ましい。

本発明によれば、樹脂を用いて分岐路を備える光導波路を簡便に構成することができる。また、本発明によれば、光導波路が分岐路を備えるので、光学的に繋がっている1つの光導波路に対して、容易に、基板上に分散して配置された複数の微小タイル状素子を光学的に接続することができる。そこで、本発明によれば、複数の微小タイル状素子が接続された光導波路において光信号を効率よく伝播させることができ、光導波路における光結合効率を高めることができる。

$[0\ 0\ 1\ 2]$

また、本発明の波長多重チップ間光インターコネクション回路は、前記光導波路が前記基板上に複数本設けられていることが好ましい。

本発明によれば、複数本の光導波路を用いることで、同時に送受信できる光信号(波長)の数を簡易に増やすことができ、さらに高速な信号伝送手段を簡便に 提供することができる。

[0013]

また、本発明の波長多重チップ間光インターコネクション回路は、1本の前記 光導波路に、発光機能を備えた複数の前記微小タイル状素子が光学的に接続され ており、該発光機能を備えた複数の微小タイル状素子は、発光波長が異なること が好ましい。

本発明によれば、複数の微小タイル状素子を近接又は密接に基板上に配置することができ、極めてコンパクトな光多重信号送信手段を簡便に提供することができる。

[0014]

また、本発明の波長多重チップ間光インターコネクション回路は、前記発光機能を備えた複数の微小タイル状素子が同時に1本の前記光導波路に複数の発光波・長の光パルス信号を入射させることが好ましい。

本発明によれば、1本の光導波路と複数の微小タイル状素子を用いて、極めて コンパクトな光多重信号送信手段を簡便に提供することができる。

[0015]

また、本発明の波長多重チップ間光インターコネクション回路は、1本の前記 光導波路に、受光機能を備えた複数の前記微小タイル状素子が光学的に接続され ており、該受光機能を備えた複数の微小タイル状素子は受光波長が異なることが 好ましい。

本発明によれば、同一の光導波路に接続された複数の微小タイル状素子であって、受光機能を備えた複数の微小タイル状素子が、それぞれクロストークすることなく自分宛のデータ(特定波長の光信号)を選択的に受信することができる。

[0016]

また、本発明の波長多重チップ間光インターコネクション回路は、前記基板上に集積回路チップが実装されており、該集積回路チップと前記微小タイル状素子が該基板上の配線により電気的に接続されていることが好ましい。

本発明によれば、集積回路チップの入出力信号を微小タイル状素子により電気信号から光信号へ又は光信号から電気信号へ変換することができる。したがって本発明によれば、極めてコンパクトで簡便な構造でありながら、集積回路チップと他の回路間のデータ伝送を極めて高速化することができる。

[0017]

また、本発明の波長多重チップ間光インターコネクション回路は、前記集積回路チップが前記基板上にフリップチップ実装されていることが好ましい。

本発明によれば、集積回路チップを簡便に且つコンパクトに基板上に実装することができる。例えば、基板表面に電極などとして機能するボンディングパッドを形成し、そのボンディングパッド上に凸状の導電体のバンプを形成し、そのバンプの上に集積回路チップをフリップチップ実装することができる。

[0018]

また、本発明の波長多重チップ間光インターコネクション回路は、前記基板がフラットパネルディスプレイの構成要素となるものであり、前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、前記光導波路は、前記タイミングコントロール集積回路と前記ドライバ集積回路とを結ぶように設けられていることが好ましい。

本発明によれば、フラットパネルディスプレイにおいて、映像信号に基づいて各画素を制御する信号(データ信号、走査信号など)を生成するタイミングコントロール回路と、タイミングコントロール回路から出力された信号を受信し増幅などして各画素を駆動するドライバ集積回路(データ線ドライバ集積回路、走査線ドライバ集積回路)とを、光導波路で接続することができる。ここで、1本の光導波路で複数種類のデータ信号及び走査信号を同時に伝送することができる。したがって本発明にとれば、コンパクトなフラットパネルディスプレイでありながら、データ信号及び走査信号などを極めて高速に伝送することができ、画素数が従来よりも多く、高画質な表示装置を提供することができる。

また、本発明によれば、発光機能を有する微小タイル状素子を簡易なドライバで駆動することができるので、フラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。

また、本発明によれば、映像信号などを光信号で伝送することができるので、 画面からでる電磁波を大幅に低減することができ、電磁波障害(EMI)の発生 を大幅に低減することができる。

[0019]

また、本発明の波長多重チップ間光インターコネクション回路は、前記ドライバ集積回路が前記基板上に複数実装されており、前記光導波路は、該複数のドラ

イバ集積回路毎に分岐路を備えることが好ましい。

本発明によれば、タイミングコントロール回路から1つの光導波路へ入射されたデータ信号又は走査信号などを、各分岐路を介して各ドライバ集積回路に伝送することができる。したがって、本発明によれば、光導波路の光結合効率を高めることができ、フラットパネルディスプレイの構成をさらにシンプルにすることができる。

[0020]

また、本発明の波長多重チップ間光インターコネクション回路は、前記タイミングコントロール集積回路が、発光機能を有する複数の前記微小タイル状素子を備え、前記発光機能を有する複数の微小タイル状素子は、異なる波長の光を放射し、共通の前記光導波路に光学的に接続されていることが好ましい。

本発明によれば、タイミングコントロール回路が異なる波長(例えば波長 λ 1 , λ 2 … λ n) の光をそれぞれ放射する複数の微小タイル状素子と電気的に接続されていることにより、1つの光導波路で複数の光信号(データ信号及び走査信号など)を同時に伝送することができる。

[0021]

また、本発明の波長多重チップ間光インターコネクション回路は、前記複数のドライバ集積回路が受光波長の異なる前記微小タイル状素子をそれぞれ備えていることが好ましい。

本発明によれば、光導波路に複数の光信号(データ信号及び走査信号など、例えば波長 λ 1, λ 2… λ n)を伝播させて、各ドライバ集積回路が所望の光信号(波長 λ 1, λ 2… λ nのうちの1つ)を受信することができる。したがって、各ドライバ集積回路は、1本の光導波路を同時に伝播する複数の光信号のなかから自分宛の光信号を受信することができる。

[0022]

本発明の電気光学装置は、前記波長多重チップ間光インターコネクション回路を備えたことを特徴とする。

本発明によれば、液晶表示装置、エレクトロルミネッセンスパネル及びプラズマディスプレイなどの電気光学装置において、タイミングコントロール回路及び

ドライバ回路などを前記波長多重チップ間光インターコネクション回路で構成することができる。そこで、本発明によれば、電気光学装置の走査信号及びデータ信号などを前記波長多重チップ間光インターコネクション回路によって伝送するができ、高速に各画素を駆動制御することができ、平面ディスプレイ装置における画面の大型化、高品位化及びさらなるコンパクト化を実現することができる。

[0023]

本発明の電子機器は、前記波長多重チップ間光インターコネクション回路を備 えたことを特徴とする。

本発明によれば、CPU及びメモリ回路などを前記集積回路チップで構成し、 その各チップ間を前記波長多重チップ間光インターコネクション回路で繋いだモ ジュールを備える電子機器とすることで、従来よりも高速に信号処理することが でき、かつコンパクトで高性能な電子機器を安価に提供することができる。

また、本発明によれば、例えば、表示装置に波長多重チップ間光インターコネクション回路を適用することで、高品位な画像を表示することができるコンパクトな電子機器を安価に提供することができる。

[0024]

【発明の実施の形態】

以下、本発明の実施形態に係る波長多重チップ間光インターコネクション回路 について図面を参照して説明する。

(第1実施形態)

図1は本発明の第1実施形態に係る波長多重チップ間光インターコネクション 回路を示す斜視図である。図2は図1に示す波長多重チップ間光インターコネク ション回路の要部断面図である。

[0025]

基板10の表面には、複数の集積回路チップ(LSIチップ又はICチップ) 201a,201b,201cが実装されている。集積回路チップ201a,2 01b,201cは、CPU、メモリ回路、映像信号処理回路、映像信号ドライ ブ回路、通信I/O、各種インターフェース回路、A/Dコンバータ、D/Aコ ンバータなどを構成するものである。なお、図1では3個の集積回路チップ20 1 a, 201b, 201cが実装されているが、本発明はこれに限定されるものではない。基板10としては、ガラスエポキシ、セラミック、ガラス、プラスチック、半導体、ポリイミド、シリコンなど任意のものを適用することができる。

[0026]

基板10の表面における各集積回路チップ201a,201b,201cの近辺には、複数の微小タイル状素子200が接着剤などで貼り付けられている。微小タイル状素子200は、発光機能又は受光機能を備えた微小なタイル形状の半導体デバイスである。発光機能を備えた微小タイル状素子200は、面発光レーザ(VCSEL)、電界吸収変調内蔵のDFB(Distributed Feedback)レーザ又はLEDなどを備えるものとする。受光機能を有する微小タイル状素子は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。また、例えば微小タイル状素子200は、厚さが20μm以下であり、縦横の大きさが数十μmから数百μmの板状部材とする。微小タイル状素子200の製造方法については、後で詳細に説明する。

[0027]

[0028]

また、基板10の表面には、光導波路材からなる光導波路30が設けられている。光導波路材としては透明樹脂又はゾルゲルガラスなどを適用することができる。そして、光導波路30は、各微小タイル状素子200を接続するように、すなわち各微小タイル状素子200の上を通るように形成されている。そこで、各

微小タイル状素子200は、光導波路30によって光学的に接続される。したがって、ある微小タイル状素子200から放射された波長 λ1の光信号は、光導波路30を伝播して、波長 λ1の光を受光する微小タイル状素子200によって受信される。また、光導波路30は、図1に示すような分岐を設けてもよく、曲線形状にしてもよい。また図1では1つの光導波路30が設けられているが、1つの基板10に複数本の光導波路30を設けてもよい。

[0029]

各集積回路チップ201a,201b,201cは、図2に示すように基板10の表面にフリップチップ実装されている。微小タイル状素子200は基板10に接着されている。微小タイル状素子200と電気的に接続するように電極211が設けられている。集積回路チップ201aはバンプ212などを介して電極211に接続されている。このように集積回路チップ201aと微小タイル状素子200が電気的に接続されている。電極211は、基板10表面に設けられバンプ212が接続するボンディングパッドと、微小タイル状素子200を接続する金属配線で構成してもよい。バンプ212と電極211は、直接接合に限定されず、ハンダや導電ペーストなどを介して接合してもよい。

[0030]

これらの構成により、例えば集積回路チップ201aから出力された電気信号 (パルス信号) は、バンプ212及び電極211を経由して微小タイル状素子200に伝達する。その電気信号は、微小タイル状素子200によって例えば波長 λ 1の光パルス信号に変換されて光導波路30内に放射される。その波長 λ 1の光パルス信号は、光導波路30を伝播し集積回路チップ201b,201cにそれぞれ接続されている波長 λ 1の光を受光する微小タイル状素子200で電気信号に変換される。その電気信号は、集積回路チップ201b,201cにそれぞれ入力される。

[0031]

この動作と同様にして、集積回路チップ201aから出力された複数の電気信号は、集積回路チップ201aに接続されている複数の微小タイル状素子200 によって波長 λ 1, λ 2, λ nの複数の光パルス信号に変換される。その複数の



光パルス信号は、光導波路30を同時に伝播する。そして、波長 λ 1の光パルス信号は、集積回路チップ201b,201cにそれぞれ接続されている波長 λ 1の光を受光する微小タイル状素子200で電気信号に変換され、集積回路チップ201b,201cにそれぞれ接続されている波長 λ 2の光を受光する微小タイル状素子200で電気信号に変換され、集積回路チップ201b,201cにそれぞれ接続されている波長 λ 2の光を受光する微小タイル状素子200で電気信号に変換され、集積回路チップ201b,201cにそれぞれ接続されている波長 λ 1の光を受光する微小タイル状素子200で電気信号に変換され、集積回路チップ201b,201cそれぞれに入力される。すなわち、各波長の光パルス信号は、クロストークすることなく、所望の微小タイル状素子200間で送受信される。

[0032]

したがって、本実施形態によれば、1つの光導波路30と複数の微小タイル状素子200を用いて、集積回路チップ201a,201b,201c同士間においてそれぞれ異なる波長の複数の光パルス信号を独立して並列に伝送する波長多重伝送をすることができる。そこで、本実施形態によれば、集積回路チップ201a,201b,201c同士間において極めて高速にデータ伝送することができ、コンパクトにかつ簡便に製造することができる波長多重チップ間光インターコネクション回路を提供することができる。


[0033]

また、上記実施形態では、集積回路チップ201a,201b,201c同士間でのデータ伝送に本発明を適用した例について説明したが、本発明はこれに限定されるものではなく、集積回路チップと基板10に設けられた回路との間に本発明に係る波長多重チップ間光インターコネクション回路を適用してもよい。

[0034]

(第2実施形態)

次に本発明の第2実施形態に係る波長多重チップ間光インターコネクション回路の応用例について図3から図5を参照して説明する。本実施形態はフラットパネルディスプレイ(FPD)のタイミングコントロール回路とドライバ回路とを



[0035]

基板10は、フラットパネルディスプレイの構成部材となるものである。この基板10としては、ガラス又はプラスチックなどを適用することができる。基板10の上には、タイミングコントロール回路222と、複数(例えば4個)のデータ線ドライバ回路223-1,223-2,223-3,223-4と、複数(例えば4個)の走査線ドライバ回路224-1,224-2,224-3,224-4と、画素マトリクス(表示面)225とが設けられている。タイミングコントローラ回路222の入力端子には、映像ソース221(パーソナルコンピュータ、ビデオ、チューナなど)の出力端子が接続されている。

[0036]

タイミングコントローラ回路 $2\ 2\ 2$ 、データ線ドライバ回路 $2\ 2\ 3-1$, $2\ 2\ 3-2$, $2\ 2\ 3-3$, $2\ 2\ 3-4$ 及び走査線ドライバ回路 $2\ 2\ 4-1$, $2\ 2\ 4-2$, $2\ 2\ 4-3$, $2\ 2\ 4-4$ は、それぞれ集積回路チップで構成され、図1の集積回路チップ $2\ 0\ 1\ a$, $2\ 0\ 1\ b$, $2\ 0\ 1\ c$ に相当するものである。したがって、タイミングコントローラ回路 $2\ 2\ 2$ 、データ線ドライバ回路 $2\ 2\ 3-1$, $2\ 2\ 3-2$, $2\ 2\ 3-3$, $2\ 2\ 3-4$ 及び走査線ドライバ回路 $2\ 2\ 4-1$, $2\ 2\ 4-2$, $2\ 2\ 4-3$, $2\ 2\ 4-4$ は、基板 $1\ 0$ 上にフリップチップ実装されていることが好ましい。

[0037]

そして、タイミングコントロール回路 2 2 2 とデータ線ドライバ回路 2 2 3 - 1, 2 2 3 - 2, 2 2 3 - 3, 2 2 3 - 4 を結ぶように、1 つの光導波路 3 0 A が基板 1 0 上に設けられている。この光導波路 3 0 A は、上記第1実施形態の光導波路 3 0 に相当するものであり、データ線ドライバ回路 2 2 3 - 1, 2 2 3 - 2, 2 2 3 - 3, 2 2 3 - 4 毎に分岐路を備えている。

[0038]

また、タイミングコントロール回路222と走査線ドライバ回路224-1,

224-2,224-3,224-4を結ぶように、1つの光導波路30Bが基板10上に設けられている。この光導波路30Bは、上記第1実施形態の光導波路30に相当するものであり、走査線ドライバ回路224-1,224-2,224-3,224-4毎に分岐路を備えている。


[0039]

タイミングコントロール回路 2 2 2 は、光導波路 3 0 A と光学的に接続された複数の発光機能を有する第 1 微小タイル状素子 2 1 A を備えている。第 1 微小タイル状素子 2 1 A は、上記第 1 実施形態における発光機能を有する微小タイル状素子 2 0 0 に相当するものである。そして第 1 微小タイル状素子 2 1 A は、タイミングコントロール回路 2 2 2 の出力信号の一つであるデータ信号(電気信号)を光パルス信号に変換するものである。この複数(例えば 4 個)の第 1 微小タイル状素子 2 1 A は、それぞれ波長 λ 1 、λ 2 、λ 3 、λ 4 の光パルス信号を放射する。

[0040]

[0041]

各データ線ドライバ回路223-1,223-2,223-3,223-4は 光導波路30Aの分岐路と光学的に接続された受光機能を有する第2微小タイル 状素子22Aを1つづつ備えている。この第2微小タイル状素子22Aは、上記 第1実施形態における受光機能を有する微小タイル状素子200に相当するもの である。したがって、この微小タイル状素子22Aは、データ線ドライバ回路2



[0042]

例えば第1のデータ線ドライバ回路223-1は、光導波路30Aを伝播する複数のデータ信号のうちで、波長λ1の光パルス信号を選択的に受信する第2微小タイル状素子22Aを備えている。第2のデータ線ドライバ回路223-2は、波長λ2の光パルス信号を選択的に受信する第2微小タイル状素子22Aを備えている。第3のデータ線ドライバ回路223-3は、波長λ3の光パルス信号を選択的に受信する第2微小タイル状素子22Aを備えている。第4のデータ線ドライバ回路223-4は、波長λ4の光パルス信号を選択的に受信する第2微小タイル状素子22Aを備えている。

[0043]

各走査線ドライバ回路 2 2 4 - 1, 2 2 4 - 2, 2 2 4 - 3, 2 2 4 - 4 は、 光導波路 3 0 B の分岐路と光学的に接続された受光機能を有する第 2 微小タイル 状素子 2 2 Bを 1 つづつ備えている。この第 2 微小タイル状素子 2 2 B も、上記 第 1 実施形態における受光機能を有する微小タイル状素子 2 0 0 に相当するもの である。したがって、この微小タイル状素子 2 2 B は、走査線ドライバ回路の入 力手段となるものである。

$[0\ 0\ 4\ 4]$

例えば、第1の走査線ドライバ回路 2 2 4 -1 は、光導波路 3 0 B を伝播する複数の走査信号のうちで、波長 λ 1'の光パルス信号を選択的に受信する第 2 微小タイル状素子 2 2 B を備えている。第 2 の走査線ドライバ回路 2 2 4 -2 は、波長 λ 2'の光パルス信号を選択的に受信する第 2 微小タイル状素子 2 2 B を備えている。第 3 の走査線ドライバ回路 2 2 4 -3 は、波長 λ 3'の光パルス信号を選択的に受信する第 2 微小タイル状素子 2 2 B を備えている。第 4 の走査線ドライバ回路 2 2 4 -4 は、波長 λ 3'の光パルス信号を選択的に受信する第 2 微小タイル状素子 2 2 B を備えている。

[0045]

次に、上記構成のフラットパネルディスプレイの動作について説明する。まず 映像ソース221から出力された映像信号は、タイミングコントロール回路22

[0046]

波長 λ 1, λ 2, λ 3, λ 4の4つの光パルス信号は、光導波路30Aに同時に入射し、その光導波路30Aのすみずみを伝播する。そこで、波長 λ 1の光パルス信号は、第1のデータ線ドライバ回路223-1に設けられた第2微小タイル状素子22Aで受信される。これと同時に、波長 λ 2の光パルス信号は、第2のデータ線ドライバ回路223-2に設けられた第2微小タイル状素子22Aで受信される。これと同時に、波長 λ 3の光パルス信号は、第3のデータ線ドライバ回路223-3に設けられた第2微小タイル状素子22Aで受信される。これと同時に、波長 λ 4の光パルス信号は、第4のデータ線ドライバ回路223-4に設けられた第2微小タイル状素子22Aで受信される。

[0047]

各データ線ドライバ回路 2 2 3 - 1, 2 2 3 - 2, 2 2 3 - 3, 2 2 3 - 4は、それぞれ第 2 微小タイル状素子 2 2 A で所定波長の光パルス信号(データ信号)を電気信号に変換して入力する。そして、各データ線ドライバ回路 2 2 3 - 1, 2 2 3 - 2, 2 2 3 - 3, 2 2 3 - 4は、画素マトリクス 2 2 5 に配置されている複数のデータ線(図示せず)のうちで、割り当てられた複数のデータ線それぞれに、データ信号を出力する。

[0048]

また、波長 λ 1', λ 2', λ 3', λ 4'の4つの光パルス信号は、光導波路30Bに同時に入射し、その光導波路30Bのすみずみを伝播する。そこで、波長 λ 1'の光パルス信号は、第1の走査線ドライバ回路224-1に設けられた第2微小タイル状素子22Bで受信される。これと同時に、波長 λ 2'の光パルス信号は、第2の走査線ドライバ回路224-2に設けられた第2微小タイル

状素子22Bで受信される。これと同時に、波長 λ 3'の光パルス信号は、第3の走査線ドライバ回路224-3に設けられた第2微小タイル状素子22Bで受信される。これと同時に、波長 λ 4'の光パルス信号は、第4の走査線ドライバ回路224-4に設けられた第2微小タイル状素子22Bで受信される。

[0049]

各走査線ドライバ回路224-1,224-2,224-3,224-4は、それぞれ第2微小タイル状素子22Bで所定波長の光パルス信号(走査信号)を電気信号に変換して入力する。そして、各走査線ドライバ回路224-1,224-2,224-3,224-4は、画素マトリクス225に配置されている複数の走査線(図示せず)のうちで、割り当てられた複数の走査線それぞれに、走査信号を出力する。

[0050]

各データ線ドライバ回路223-1,223-2,223-3,223-4から出力されたデータ信号と、各走査線ドライバ回路224-1,224-2,224-3,224-4から出力された走査信号とによって、画素マトリクス225の各画素が逐次駆動制御され、画素マトリクス225において映像が表示される。

[0051]

これらにより、本実施形態によれば、タイミングコントロール回路222とデータ線ドライバ回路223-1,223-2,223-3,223-4間を1本の光導波路30Aで波長多重接続し、タイミングコントロール回路222と走査線ドライバ回路224-1,224-2,224-3,224-4間を1本の光導波路30Bで波長多重接続したので、コンパクトでありながら、画素数が従来よりも多く、光画質なフラットパネルディスプレイを提供することができる。

[0052]

なお、画素マトリクス225に配置されている走査線及びデータ線は、従来のフラットパネルディスプレイで用いられているように電気配線で構成してもよいが、上記実施形態の光導波路30で構成してもよい。この構成とした場合、各データ線ドライバ回路223及び各走査線ドライバ回路224の出力部に発光機能



をもつ微小タイル状素子を設けるとともに、各走査線及びデータ線から信号を受信する各画素の信号受信手段として、受光機能をもつ微小タイル状素子を設ける ことが好ましい。

[0053]

また、本実施形態によれば、信号伝達を光で行うので、FPDのように比較的 配線距離の長くなるタイミングIC(タイミングコントロール回路222)と各 ドライバIC(データ線ドライバ回路223、走査線ドライバ回路224)との 間の接続においても、高速のデータ伝達が可能になる。

また、本実施形態によれば、映像信号などを光信号で伝送することができるので、画面からでる電磁波を大幅に低減することができ、電磁波障害(EMI)の発生を大幅に低減することができる。

[0054]

また、本実施形態のフラットパネルディスプレイにおいて、基板10上に、集積回路チップなどからなるCPU及び記憶手段などを形成してもよい。そのCPU及び記憶手段は、図1に示す集積回路チップ201a,201b,201cとして基板10上に実装することが好ましい。そして、各集積回路チップ201a,201b,201c同士間及びその集積回路チップとタイミングコントロール回路222間などでのデータ伝送は、光導波路30を用いることが好ましい。このようにすることにより、情報処理手段とフラットパネルディスプレイとが一体化したコンパクトで高性能なコンピュータシステムを提供することができる。

[0055]

上記実施形態では、第2微小タイル状素子22A,22B自身が受光波長選択性をもつものとしたが、本発明はこれに限定されるものではなく、光導波路30A,30Bの各分岐部31cに波長選択機能をもたせてもよい。例えば、各分岐部31c又は分岐路にバンドパスフィルタ又はカラーフィルタを設けてもよく、各分岐部31cに波長選択性ハーフミラーなどを設けてもよい。

[0056]

次に、本実施形態において、タイミングコントロール回路222をなす集積回路チップを基板10にフリップチップ実装した構成例について具体的に説明する

。なお、下記の構成例と同様にして、データ線ドライバ回路223-1,223-2,223-3,223-4及び走査線ドライバ回路224-1,224-2,224-3,224-4などをなす集積回路チップを基板10にフリップチップ実装することができる。図4はタイミングコントロール回路222がフリップチップ実装された場合の構成例を示す要部断面図である。図5は図4に示す構成例の要部平面図である。

[0057]

タイミングコントロール回路 2 2 2 は、基板 1 0 上において集積回路チップ(I C チップ)としてフリップチップ実装されたものである。第 1 微小タイル状素子 2 1 は基板 1 0 に接着されている。第 1 微小タイル状素子 2 1 と電気的に接続するように電極 2 1 1 が設けられている。タイミングコントロール回路 2 2 2 はバンプ 2 1 2 などを介して電極 2 1 1 に接続されている。このようにタイミングコントロール回路 2 2 2 と第 1 微小タイル状素子 2 1 が電気的に接続されている。電極 2 1 1 は、基板 1 0 表面に設けられバンプ 2 1 2 が接続するボンディングパッドと、第 1 微小タイル状素子 2 1 を接続する金属配線で構成してもよい。バンプ 2 1 2 と電極 2 1 1 は、直接接合に限定されず、ハンダや導電ペーストなどを介して接合してもよい。

[0058]

タイミングコントロール回路 2 2 2 の入出力端子のいずれかは、バンプ 2 1 2 と電気的に接続されている。また、基板 1 0 上において、タイミングコントロール回路 2 2 2 の近辺には、図 5 に示すように、複数(例えば 4 個)の第 1 微小タイル状素子 2 1 が貼り付けられている。その複数の第 1 微小タイル状素子 2 1 を被うように、1本の光導波路 3 0 が設けられている。

[0059]

4個の第1微小タイル状素子21は、それぞれ波長 λ 1, λ 2, λ 3, λ 4の 光パルス信号を放射する。電極211は、各第1微小タイル状素子21毎に設け られ、その第1微小タイル状素子21と電気的に接続されている。バンプ212 は、電極毎に設けられ、その電極と電気的に接続されている。

[0060]



このような構成により、例えばタイミングコントロール回路 2 2 2 で生成された 4 種類のデータ信号は、それぞれ各バンプ 2 1 2 に出力される。そのデータ信号は、各電極 2 1 1 を介して各第 1 微小タイル状素子 2 1 に入力され、波長 λ 1 , λ 2 , λ 3 , λ 4 の光パルス信号とされて同時に光導波路 3 0 に放射される。

[0061]

本実施形態によれば、一般的なフリップチップ法によるタイミングIC (タイミングコントロール回路222) とドライバIC (データ線ドライバ回路223、走査線ドライバ回路224) の実装手法を用いることができ、従来の実装手法と整合しながら高速の光データ伝送を実現できる。これらにより、本実施形態によれば、1本の光導波路30を用いてコンパクトにかつ簡便に波長多重による光バスを構成することができる。

[0062]

(光インターコネクション回路)

次に、上記実施形態の波長多重チップ間光インターコネクション回路の要素となる光インターコネクション回路について詳細に説明する。

[0063]

図6は本実施形態に係る光インターコネクション回路を示し、(a)は概略側面図であり、(b)は概略平面図である。本実施形態に係る光インターコネクション回路は、基板10の表面に接着された第1微小タイル状素子21及び第2微小タイル状素子22と、第1微小タイル状素子21と第2微小タイル状素子22を繋ぐように基板10の表面に形成された光導波路材からなる光導波路30とからなるものである。なお、図1から図5に示す上記実施形態と同一のものには同一の符号を付している。光導波路30をなす光導波路材としては、透明樹脂又はゾルゲルガラスを適用することができる。基板10としては、ガラスエポキシ、セラミック、プラスチック、ポリイミド、シリコン又はガラスなど任意のものを適用することができる。

[0064]

第1微小タイル状素子21は、発光機能をもつ発光部21aを備えている。第 2微小タイル状素子22は、受光機能をもつ受光部22bを備えている。そして



光導波路30をなす光導波路材は、少なくとも第1微小タイル状素子21の発光部21aと第2微小タイル状素子22の受光部22bを被うように形成されている。

[0065]

このような構成により、第1微小タイル状素子21の発光部21aから放射された光は、光導波路30を伝播し、第2微小タイル状素子22の受光部22bに到達する。そこで、発光部21aの発光動作を制御して光信号を発光部21aから放射すると、その光信号が光導波路30を伝播し、その光信号を受光部22bが検出することができる。

[0066]

また、第1微小タイル状素子21から放射された光信号は、光導波路30を伝播して第2微小タイル状素子22に入射するとともに、第2微小タイル状素子22の上を通過する。これにより、1個の第1微小タイル状素子21から複数個の第2微小タイル状素子22へ略同時に光信号を送信することができる。ここで、第2微小タイル状素子22の厚さを20μm以下とすることにより、基板との段差が十分小さくなるため、図6のように段差を乗り越えて連続的に光導波路30を形成できる。段差部において連続的に光導波路30を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路30をなす光導波路材の厚さを数十μm以下にすることができる。

[0067]

第1微小タイル状素子21は、例えば、LED、VCSEL(面発光レーザ) 又は電界吸収変調器内蔵のDFBレーザを備えるものとする。発光デバイスとして、LEDはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Mbps程度と遅い。これに対してVCSELは、10Gbpsを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。DFBレーザは、変調速度は1Gbps程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板10の平面と平行な方向



、すなわち光導波路30に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。

[0068]

第2微小タイル状素子22は、例えば、フォトダイオード又はフォトトランジスタを備えるものとする。ここで、フォトダイオードとしては、PIN型フォトダイオード、APD(アバランシェフォトダイオード)、MSM型フォトダイオードを用途に応じて選ぶことができる。APDは、光感度、応答周波数ともに高い。MSM型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。

[0069]

また、受光素子からなる第3微小タイル状素子(図示せず)を第1微小タイル 状素子21に重ねるように形成することもできる。こうすれば第1微小タイル状 素子21の発光量を第3微小タイル状素子でモニタし、その値を第1微小タイル 状素子21へフィードバックさせることでAPC機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第1微小タイル状素子21そ のものにAPC機能を内蔵させてもよい。また、第2微小タイル状素子22は、 検出した信号を増幅する回路などを備えることが望ましい。こうすることにより 、装置をさらに高性能化することができる。

[0070]

そして、第1微小タイル状素子21及び第2微小タイル状素子22は、基板10に設けられた集積回路、又はEL表示回路、プラズマディスプレイ、液晶表示回路などの電子回路(図示せず)と電気的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板10に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。

[0071]

図6においては、第1微小タイル状素子21と第2微小タイル状素子22がそ



れぞれ一つづつ、一本の光導波路30に結合されているが、第2微小タイル状素子22の個数は複数個であってもよい。この場合、一つの第1微小タイル状素子21(発光素子)から送信された光信号は、一本の光導波路30を伝播して、複数の第2微小タイル状素子22で同時に検出されることができる。これは一対多のバスラインと同じである。

[0072]

また、第1微小タイル状素子21と第2微小タイル状素子22ともに複数個であってもよい。ここで、各第1微小タイル状素子21は、放射する光の波長が異なるものとしてもよい。また、各第2微小タイル状素子22は、少なくとも1つの第1微小タイル状素子21が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の第1微小タイル状素子21からそれぞれ送信された複数の光信号が、1つの光導波路30を同時に伝播して、複数の第2微小タイル素子22それぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを、簡易に構成することができる。

[0073]

また、光導波路30は、図6においては直線状に形成されているが、曲線状に 形成する又は複数に分岐させることもできる。また、ループ状に形成してもかま わない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。も ちろん一つの基板10の表面に複数の組の第1微小タイル状素子21と第2微小 タイル状素子22及び光導波路30を形成してもかまわない。さらに、基板10 の表裏両面に第1微小タイル状素子21と第2微小タイル状素子22及び光導波 路30を形成することもできる。

[0074]

次に、本実施形態に係る光インターコネクション回路の変形例について図7から図10を参照して説明する。本実施形態は、第1微小タイル状素子21及び第2微小タイル状素子22の近傍の光導波路30において、光を散乱する光散乱機構を備えている点が図6に示す構成と異なる。図7は本実施形態に係る光インターコネクション回路の変形例を示す概略側面図である。



本光インターコネクション回路は、光導波路30をなす光導波路材における第1微小タイル状素子21及び第2微小タイル状素子22の近傍に、光散乱機構31aをなす光散乱粒子が分散されている。光散乱粒子としては、例えばシリカ粒子、ガラス粒子又は金属粒子などを用いる。この光散乱機構31aを備えた光導波路30は、例えばディスペンサあるいはインクジェットノズルなどから液滴を吐出する液滴吐出方式を用いる。具体的には、あるインクジェットノズルなどから液状の光導波路材(樹脂など)を所定部位に吐出するとともに、他のインクジェットノズルなどから光散乱粒子を含んだ液状の光導波路材を所定部位に吐出することで、光散乱機構31aを備えた光導波路30を形成する。

[0076]

また、光導波路30の構成材料としては、樹脂の他にゾルゲルガラスを適用することができる。ゾルゲルガラスの製法は、金属アルコキシドに酸を加えて加水分解した溶液などを所定部位に塗布し、熱などのエネルギーを加えてガラス化するものである。

[0077]

図8は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構31a'は、光散乱粒子を分散した樹脂又はガラスがドーム状に形成したドーム状光散乱機構である。この光散乱機構31a'(ドーム状光散乱機構)を覆うように光導波路30が形成されている。この光散乱機構31a'は、図7に示す光散乱機構31aよりも、その大きさ及び形状などが制御しやすいので、光導波路30と第1微小タイル状素子21又は第2微小タイル状素子22との光結合効率の容易な調整が可能となる。

[0078]

次に、光散乱機構31a'の製造方法について説明する。まず、インクジェット又はディスペンサなどを用い、光散乱粒子を含んだ液状の樹脂又は珪酸エチルなどの金属アルコキシドに酸を加え加水分解した溶液などを基板10の所定部位にドーム状に塗布する。次いで、その塗布した部位に熱などのエネルギーを加え



てかかる溶液を硬化又はガラス化する。このようにしてドーム状の光散乱機構31a'を第1微小タイル状素子21又は第2微小タイル状素子22の上に形成する。次いで、ドーム状の光散乱機構31a'を覆うように透明樹脂又はゾルゲルガラスで線状の光導波路30を形成する。

[0079]

図9は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構31bは、光導波路30をなす光導波路材の表面に凹凸を設けた構成としている。この光散乱機構31bも第1微小タイル状素子21及び第2微小タイル状素子22の近傍に設けられている。ここで、光散乱機構31bをなす凹凸は、エンボス加工又はスタンパ転写などで形成する。

[0080]

図10は本実施形態に係る光インターコネクション回路の他の変形例を示し、

(a)は概略側面図であり、(b)は概略平面図である。本光インターコネクション回路の光散乱機構31cは、光導波路30をなす線状の光導波路材の線幅及び高さを変化させた構成としている。すなわち、光導波路30において、第2微小タイル状素子22の受光部22bの近傍について光導波路材の線幅及び高さを小さく絞っている。

[0081]

光散乱機構31cを備えた光導波路30の製造方法について次に説明する。先ず、基板10の表面の所望位置に第1微小タイル状素子21及び第2微小タイル状素子22を接着する。次いで、基板10の表面全体、並びに第1微小タイル状素子21及び第2微小タイル状素子22の表面全体に撥液処理を施す。次いで、撥液処理した面における光導波路30を設ける領域に親液処理を施す。ここで、親液処理を施す領域は、線状であって第2微小タイル状素子22の受光部22bの近傍について線幅を絞ったパターンとする。なお、親液処理としては、例えば紫外線を照射することで行う。

[0082]

次いで、親液処理した領域内に、インクジェットノズルなどから液状の光導波

路材を滴下する。すると、かかる滴下された光導波路材は、親液処理された領域において濡れ広がる作用を受け、撥液処理された領域からは弾き出される作用を受け、また表面張力なども作用する。そこでかかる光導波路材は、図10に示すような受光部22bの近傍で線幅が絞られた形状となる。

[0083]

上記のように、光導波路30における第1微小タイル状素子21の近傍に光散 乱機構31a,31b,31cを設けることにより、第1微小タイル状素子21 から放射された光信号がその光散乱機構31a,31b,31cで散乱され、光 導波路全体に効率よく光信号を伝播させることができる。また、第2微小タイル状素子22の近傍に光散乱機構31a,31b,31cを設けることで、光導波路30を伝播してきた光信号が第2微小タイル状素子22の近傍で散乱され、光信号を第2微小タイル状素子22に効率よく入射させることができる。

[0084]

次に、本実施形態に係る光インターコネクション回路のさらなる変形例について図11から図13を参照して説明する。本実施形態は、光導波路30における第1微小タイル状素子21及び第2微小タイル状素子22の近傍、又は光導波路30の端部に、光を反射する光反射機構を備える点が上記実施形態と異なる。図11は、本実施形態に係る光インターコネクション回路の変形例を示し、(a)は概略側面図であり、(b)は概略平面図である。

[0085]

例えば、光導波路30をなす光導波路材の表面に金属膜を形成することで光反射機構32a,32bを設ける。また、光導波路30をなす光導波路材の表面に金属微粒子を含む塗料を塗布することで光反射機構32a,32bを設けてもよい。金属微粒子としては、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子を適用することができる。光反射機構32a,32bをなす金属膜の形成及び金属微粒子を含む塗料の塗布は、インクジェットノズルなどから塗料などを吐出することで行ってもよい。また、光反射機構32a又は光反射機構32bは、光導波路30の全体に施してもかまわない。

[0086]

このような構成にすることにより、第1微小タイル状素子21から放射された 光信号が光反射機構32aで光導波路30に沿う方向に反射され、その光信号の 一部が光反射機構32bで第2微小タイル状素子22の方向に反射される。した がって、本実施形態によれば、光信号を効率よく伝播させることができる。

[0087]

図12は本実施形態に係る光インターコネクション回路の他の変形例を示し、

(a)は概略側面図であり、(b)は概略平面図である。本光インターコネクション回路の光反射機構32cは、反射面を有する反射板が光導波路30の端部に貼り付けられた構成となっている。ここで、光反射機構32cの反射面は、基板10の表面に対して例えば45度の角度をもつように設けられている。

[0088]

また、本光インターコネクション回路では、2本の平行な光導波路30a,30bが設けられている。そして、光反射機構32cは、2本の光導波路30a,30bの一方端に設けら、光導波路30a,30bに共用される1枚の共通反射板となっている。そこで、2つの第1微小タイル状素子21からそれぞれ放射された光信号は、光反射機構32cによってそれぞれ光導波路30a,30bに沿う方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができるとともに、効率よく光インターコネクション回路を製造することができる。

なお、図12に示す形態では、2本の光導波路30a,30bに共通の光反射機構32cを設けたが、3本以上の光導波路に共通の光反射機構32cを設けてもよい。

[0089]

図13は本実施形態に係る光インターコネクション回路の他の変形例を示し、

(a) は概略側面図であり、(b) は概略平面図である。本光インターコネクション回路の光反射機構32d,32eは、グレーティングを施した板状の光学部品(グレーティング部品)である。光反射機構32dは第1微小タイル状素子21に被さるように、光反射機構32eは第2微小タイル状素子22に被さるように、光導波路30上に設置されている。

[0090]

ここで、光導波路30aと光導波路30bの間隔が比較的大きい場合は、図13に示すように各光導波路30a,30bに別個に光反射機構32eを取り付ける。光導波路30aと光導波路30bが接近しておりほぼ平行に配置されている場合は、図13に示すように光導波路30a,30bに共通な光反射機構32dを取り付けてもよい。

[0091]

上記図7から図13に示す光散乱機構及び光反射機構は、互いに組み合わせて 用いるとより効果的である。

[0092]

(製造方法)

次に、上記実施形態に係る光インターコネクション回路における光導波路30の製造方法について、図14から図17を参照して説明する。図14は光導波路30の製造方法を示す模式側面図である。

[0093]

先ず、基板10の上面に上記第1微小タイル状素子及び第2微小タイル状素子を接着しておく。その後、光導波路30の製造工程に入る。そして、図14(a)に示すように、基板10の上面と第1微小タイル状素子及び第2微小タイル状素子(図示せず)の上面の全体に、液状の光硬化樹脂30cをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。

[0094]

次いで液状の光硬化樹脂 3 0 c に対して、所望パターンのマスクを介して紫外線 (UV) を照射する。これにより、液状の光硬化樹脂 3 0 c における所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図 1 4 (b) に示すように、硬化された光導波路材からなる光導波路 3 0 d が形成される。

[0095]

図15は光導波路30の製造方法についての他の例を示す模式側面図である。

先ず、基板10の上面に上記第1微小タイル状素子及び第2微小タイル状素子を接着しておく。その後、光導波路30の製造工程に入る。そして、図15(a)に示すように、基板10の上面と第1微小タイル状素子及び第2微小タイル状素子(図示せず)の上面全体に樹脂30eをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂30eにおける所望領域にレジストマスク41を形成する。このレジストマスク41の形成領域は光導波路30を形成する領域と同じである。

[0096]

次いで、図15(b)に示すように、レジストマスク41の上から基板10全体についてドライエッチング又はウエットエッチングを施し、レジストマスク41の下以外にある樹脂 e を除去する。このようにフォトリソパターニングして、レジストマスク41を除去することで、光導波路材からなる光導波路30fが形成される。

[0097]

図16は光導波路30の製造方法についての他の例を示す模式側面図である。 先ず、基板10の上面に上記第1微小タイル状素子及び第2微小タイル状素子を 接着しておく。その後、光導波路30の製造工程に入る。そして、基板10の上 面と第1微小タイル状素子及び第2微小タイル状素子(図示せず)の上面全体に 、撥液処理を施して撥液表面51を設ける。

[0098]

次いで、図16(a)に示すように、撥液表面51における所望パターン領域に紫外線を照射することなどして、撥液表面51のなかに所望パターンの親液表面52を設ける。次いで、図16(b)に示すように、親液表面52のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材30gを滴下する。光導波路材30gとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板10上に滴下された光導波路材30gを硬化させることで、光導波路材からなる光導波路30hが形成される。

ブルゲルガラスで光導波路30gを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどか

ら親液表面 5 2 に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路 3 0 h とする。

[0099]

図17は光導波路30の製造方法についての他の例を示す模式側面図である。 先ず、基板10の上面に上記第1微小タイル状素子及び第2微小タイル状素子を 接着しておく。その後、光導波路30の製造工程に入る。そして、図17(a) に示すように、基板10の上面並びに第1微小タイル状素子及び第2微小タイル 状素子の上面であって、光導波路30を設けようとする領域を被うように、液状の 樹脂30iを塗布する。

[0100]

次いで、光導波路30のパターン形状52をもつ型であるスタンパ51を、基板10の上方から基板10の表面に押し付ける。次いで、図17(b)に示すように、基板10の表面からスタンパ51を持ち上げる。これらにより、スタンパ51を用いたパターン転写法により、基板10上に所望パターン形状の光導波路材からなる光導波路30jが形成される。

$[0\ 1\ 0\ 1]$

光導波路30の製造方法は、上記図14から図17に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路30をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路30をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板10に塗布する手法を採用してもよい。

[0102]

(微小タイル状素子の製造方法)

次に、上記第1微小タイル状素子21及び第2微小タイル状素子22をなす微小タイル状素子の製造方法について図18から図27を参照して説明する。本実施形態の微小タイル状素子は、エピタキシャルリフトオフ法を基礎とする手法で作製される。本製造方法では、微小タイル状素子としての化合物半導体デバイス(化合物半導体素子)を基板となるシリコン・LSIチップ上に接合する場合に

ついて説明するが、半導体デバイスの種類及びLSIチップの種類に関係なく本 発明を適用することができる。なお、本実施形態における「半導体基板」とは、 半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であ っても半導体物資であれば「半導体基板」に含まれる。

[0103]

<第1工程>

図18は微小タイル状素子の製造方法の第1工程を示す概略断面図である。図18において、基板110は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板110における最下位層には、犠牲層111を設けておく。犠牲層111は、アルミニウム・ヒ素(AlAs)からなり、厚さが例えば数百nmの層である。

[0104]

<第2工程>

図19は微小タイル状素子の製造方法の第2工程を示す概略断面図である。本工程においては、各半導体デバイス113を分割するように分離溝121を形成する。分離溝121は、少なくとも犠牲層111に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、10μmから数百μmとする。また、分離溝121は、後述するところの選択エッチング液が当該分離溝121を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝121は、碁盤のごとく格子状に形成することが好ましい。

また、分離溝 121相互の間隔を数十 μ mから数百 μ mとすることで、分離溝

121によって分割・形成される各半導体デバイス113のサイズを、数十μm から数百μm四方の面積をもつものとする。分離溝121の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でU字形溝のダイシングで分離溝121を形成してもよい。

[0105]

<第3工程>

図20は微小タイル状素子の製造方法の第3工程を示す概略断面図である。本工程においては、中間転写フィルム131を基板110の表面(半導体デバイス113側)に貼り付ける。中間転写フィルム131は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。

[0106]

<第4工程>

図21は微小タイル状素子の製造方法の第4工程を示す概略断面図である。本工程においては、分離溝121に選択エッチング液141を注入する。本工程では、犠牲層111のみを選択的にエッチングするために、選択エッチング液141として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。

[0107]

<第5工程>

図22は微小タイル状素子の製造方法の第5工程を示す概略断面図である。本工程においては、第4工程での分離溝121への選択エッチング液141の注入後、所定時間の経過により、犠牲層111のすべてを選択的にエッチングして基板110から取り除く。

[0108]

<第6工程>

図23は微小タイル状素子の製造方法の第6工程を示す概略断面図である。第5工程で犠牲層111が全てエッチングされると、基板110から機能層112が切り離される。そして、本工程において、中間転写フィルム131を基板110から引き離すことにより、中間転写フィルム131に貼り付けられている機能

層112を基板110から引き離す。

[0109]

<第7工程>

図24は微小タイル状素子の製造方法の第7工程を示す概略断面図である。本工程においては、(微小タイル状素子161が貼り付けられた)中間転写フィルム131を移動させることで、最終基板171の所望の位置に微小タイル状素子161をアライメントする。ここで、最終基板171は、例えば、シリコン半導体(図1における基板10)からなり、LSI領域172が形成されている。また、最終基板171の所望の位置には、微小タイル状素子161を接着するための接着剤173を塗布しておく。

[0110]

<第8工程>

図25は微小タイル状素子の製造方法の第8工程を示す概略断面図である。本工程においては、最終基板171の所望の位置にアライメントされた微小タイル状素子161を、中間転写フィルム131越しに裏押しピン181で押しつけて最終基板171に接合する。ここで、所望の位置には接着剤173が塗布されているので、その最終基板171の所望の位置に微小タイル状素子161が接着される。

[0111]

<第9工程>

図26は微小タイル状素子の製造方法の第9工程を示す概略断面図である。本 工程においては、中間転写フィルム131の粘着力を消失させて、微小タイル状 素子161から中間転写フィルム131を剥がす。 中間転写フィルム131の粘着剤は、紫外線(UV)又は熱により粘着力が消失するものにしておく。UV硬化性の粘着剤とした場合は、裏押しピン181を透明な材質にしておき、裏押しピン181の先端から紫外線(UV)を照射することで中間転写フィルム131の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン181を加熱すればよい。あるいは第6工程の後で、中間転写フィルム131を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子161は非常に薄く軽いので中間転写フィルム131に保持される。

[0112]

<第10工程>

本工程は、図示していない。本工程においては、加熱処理などを施して、微小 タイル状素子161を最終基板171に本接合する。

[0113]

<第11工程>

図27は微小タイル状素子の製造方法の第11工程を示す概略断面図である。 本工程においては、微小タイル状素子161の電極と最終基板171上の回路を 配線191により電気的に繋ぎ、一つのLSIチップなど(光インターコネクション回路用の集積回路チップ)を完成させる。最終基板171としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。

[0114]

(応用例)

以下、本発明に係る波長多重チップ間光インターコネクション回路の応用例について説明する。

例えば上記実施形態の波長多重チップ間光インターコネクション回路をオプトエレクトロニクス集積回路システムの信号伝送手段として用いる。オプトエレクトロニクス集積回路システムとしては、コンピュータが挙げられる。そして、CPUをなす集積回路チップ及び記憶装置などをなす集積回路チップを基板10上に実装する。そして、CPU内及び記憶装置内での信号処理は電気信号を用いて行うが、集積回路チップ相互間などでのデータ伝送を上記実施形態の波長多重チ

ップ間光インターコネクション回路を適用する。

[0115]

これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの 処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大 幅に高めることが可能となる。また、本応用例によれば、コンピュータシステム などを大幅に小型化及び高性能化することが可能となる。

[0116]

(電子機器)

上記実施形態の波長多重チップ間光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。

図28は、携帯電話の一例を示した斜視図である。図28において、符号1000は上記の波長多重チップ間光インターコネクション回路を用いた携帯電話本体を示し、符号1001は上記のフラットパネルディスプレイ(電気光学装置)を用いた表示部を示している。

[0117]

図29は、腕時計型電子機器の一例を示した斜視図である。図29において、 符号1100は上記の波長多重チップ間光インターコネクション回路を用いた時 計本体を示し、符号1101は上記のフラットパネルディスプレイ(電気光学装 置)を用いた表示部を示している。

[0118]

図30は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視 図である。図30において、符号1200は情報処理装置、符号1202はキーボードなどの入力部、符号1204は上記の波長多重チップ間光インターコネクション回路を用いた情報処理装置本体、符号1206は上記のフラットパネルディスプレイ(電気光学装置)を用いた表示部を示している。

[0119]

図28から図30に示す電子機器は、上記実施形態の波長多重チップ間光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示 品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実 現することができる。また、上記実施形態の波長多重チップ間光インターコネクション回路を用いることによって、従来のものよりも電子機器を薄型化及び小型化することができる。さらにまた、上記実施形態の波長多重チップ間光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。

[0120]

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の 趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態 で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。

【図面の簡単な説明】

- 【図1】 本発明の第1実施形態に係る回路を示す斜視図である。
- 【図2】 同上の回路の要部断面図である。
- 【図3】 本発明の第2実施形態に係るFDPの回路図である。
- 【図4】 同上の回路の要部断面図である。
- 【図5】 同上の回路の要部平面図である。
- 【図6】 本発明の実施形態に係る回路要素の側面図と平面図である。
- 【図7】 同上の回路要素の変形例を示す側面図である。
- 【図8】 同上の回路要素の変形例を示す側面図である。
- 【図9】 同上の回路要素の変形例を示す側面図である。
- 【図10】 同上の回路要素の変形例を示す側面図と平面図である。
- 【図11】 同上の回路要素の変形例を示す側面図と平面図である。
- 【図12】 同上の回路要素の変形例を示す側面図と平面図である。
- 【図13】 同上の回路要素の変形例を示す側面図と平面図である。
- 【図14】 本発明の実施形態に係る製造方法を示す模式側面図である。
- 【図15】 本発明の実施形態の他の製造方法を示す模式側面図である。
- 【図16】 本発明の実施形態の他の製造方法を示す模式側面図である。
- 【図17】 本発明の実施形態の他の製造方法を示す模式側面図である。
- 【図18】 微小タイル状素子の製法の第1工程を示す概略断面図である。
- 【図19】 同上の製法の第2工程を示す概略断面図である。


- ページ: 37/E
- 【図20】 同上の製法の第3工程を示す概略断面図である。
- 【図21】 同上の製造方法の第4工程を示す概略断面図である。
- 【図22】 同上の製造方法の第5工程を示す概略断面図である。
- 【図23】 同上の製造方法の第6工程を示す概略断面図である。
- 【図24】 同上の製造方法の第7工程を示す概略断面図である。
- 【図25】 同上の製造方法の第8工程を示す概略断面図である。
- 【図26】 同上の製造方法の第9工程を示す概略断面図である。
- 【図27】 同上の製造方法の第11工程を示す概略断面図である。
- 【図28】 本実施形態の回路を備えた電子機器の一例を示す図である。
- 【図29】 本実施形態の回路を備えた電子機器の一例を示す図である。
- 【図30】 本実施形態の回路を備えた電子機器の一例を示す図である。

【符号の説明】


10…基板、21,21A,21B…第1微小タイル状素子、21a…発光部、22,22A,22B…第2微小タイル状素子、22b…受光部、30,30A,30B…光導波路、31c…分岐部、200…微小タイル状素子、201a,201b,201c…集積回路チップ、211…電極、212…バンプ、222…タイミングコントロール回路、223-1,223-2,223-3,223-4…データ線ドライバ回路、224-1,224-2,224-3,224-4…走査線ドライバ回路、225…画素マトリクス

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】









【図7】





【図8】




【図9】









【図12】







【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】



【図29】



【図30】



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができる波長多重チップ間光インターコネクション回路、電気光学装置および電子機器を提供する。

【解決手段】 基板10上に設けられたものであって、波長選択性を持った発光 機能又は受光機能を備える微小タイル状素子200を有することを特徴とする。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2002-355345

受付番号

5 0 2 0 1 8 5 2 0 9 3

書類名

特許願

担当官

宇留間 久雄

7277

作成日

平成14年12月13日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000002369

【住所又は居所】

東京都新宿区西新宿2丁目4番1号

【氏名又は名称】

セイコーエプソン株式会社

【代理人】

申請人

【識別番号】

100089037

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】

渡邊 隆

【代理人】

【識別番号】

100064908

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル 志賀国際特許事務所

【氏名又は名称】

志賀 正武

【選任した代理人】

【識別番号】

100110364

【住所又は居所】

東京都新宿区高田馬場3丁目23番3号 ORビ

ル志賀国際特許事務所

【氏名又は名称】

実広 信哉

特願2002-355345

出願人履歴情報

識別番号

[000002369]

変更年月日
 変更理由]

1990年 8月20日 新規登録

住所氏名

東京都新宿区西新宿2丁目4番1号

セイコーエプソン株式会社

-